\frameforsection[t]{
  \begin{enumerate}
    \zihao{-5}
    \item \hyperlink{1}{如何使用总线符号简化多位信号的表示}
    \item \hyperlink{2_2}{写出通用的n-m译码器的Verilog描述并加以解释}
    \item \hyperlink{2_3}{使用2-4译码器构造4-64译码器的优点和规则，利用该规则给出3-8译码器构造4-64译码器的连线图}
    \item \hyperlink{2_5}{给出2-4译码器构造4-16译码器的Verilog实现代码并解释复制运算符的基本用法}
    \item \hyperlink{2_4}{举例说明$n-2^n$译码器构造任意$n$输入逻辑函数的Verilog实现步骤}
    \item \hyperlink{3_1}{多路选择器的功能及应用场景举例}
    \item \hyperlink{3_2}{多路选择器的两种实现方式及比较}
    \item \hyperlink{3_3}{以k位3选1多路选择器为例说明多路选择器的Verilog的两种实现}
    \item \hyperlink{3_4}{给出k位3选1多路选择器的Verilog实现（选择信号采用二进制码）}
    \item \hyperlink{3_5}{给出使用2个3选1独热码多路选择器实现1个6选1独热码多路选择器的代码}
    \item \hyperlink{3_6}{使用4选1二进制多路选择器实现1个16选1二进制多路选择器}
  \end{enumerate}
}
\frameforsection[t]{
  \begin{enumerate}
    \zihao{-5}
    \setcounter{enumi}{11}
    \item \hyperlink{4_2}{4-2编码器的结构化Verilog与行为Verilog实现代码}
    \item \hyperlink{4_3}{以4-2编码器构成16-4编码器为例，归纳出小型编码器构造大型编码器的方法}
    \item \hyperlink{5_1}{仲裁器的功能及应用场景}
    \item \hyperlink{5_2}{使用可迭代电路设计4位仲裁器}
    \item \hyperlink{5_3}{任意位LSB优先或MSB优先的仲裁器的Verilog实现}
    \item \hyperlink{5_4}{使用行为描述实现仲裁器}
    \item \hyperlink{5_5}{以8-3优先编码器为例给出基于仲裁器+编码器实现优先编码器的Verilog代码}
    \item \hyperlink{6_2}{使用可迭代电路技术实现任意k位数值比较器}
    \item \hyperlink{6_3}{任意k位数值比较器的行为描述}
  \end{enumerate}
}
